崗位職責(zé):
1.負(fù)責(zé)常規(guī)CMOS工藝平臺基礎(chǔ)邏輯平臺元器件CMOS、BJT、Diode、MIM/MOM電容、普通電阻和高電阻等各元器件的結(jié)構(gòu)設(shè)計、版圖構(gòu)建和工藝開發(fā);
2.負(fù)責(zé)高壓CMOS工藝平臺低/中/高壓CMOS器件結(jié)構(gòu)設(shè)計、版圖構(gòu)建和工藝開發(fā);
3.負(fù)責(zé)BCD工藝平臺LDMOS、EDMOS等高壓器件結(jié)構(gòu)設(shè)計、版圖構(gòu)建和工藝開發(fā);
4.負(fù)責(zé)各個工藝平臺ESD、Latch-up、SRAM等器件級開發(fā);
5.負(fù)責(zé)各個工藝平臺各類元器件TCAD仿真、制定結(jié)構(gòu)和工藝設(shè)計方案;
6.參與和協(xié)同負(fù)責(zé)各類工藝平臺開發(fā);
7.參與和協(xié)同負(fù)責(zé)與Device相關(guān)的SPICE Model建立和數(shù)據(jù)分析;
8.參與和協(xié)同負(fù)責(zé)與Device相關(guān)的PDK建立和數(shù)據(jù)分析;
9.參與和協(xié)同負(fù)責(zé)與Device相關(guān)的Tapeout環(huán)節(jié);
10.參與和協(xié)同負(fù)責(zé)各器件的WAT/Model/Reliability電學(xué)測試與分析;
11.參與和協(xié)同負(fù)責(zé)各器件基本電學(xué)和inline/offline數(shù)據(jù)分析和性能改善;協(xié)助可靠性、失效性、良率等數(shù)據(jù)的分析和性能改善;
12.參與和負(fù)責(zé)對接芯片設(shè)計方確定器件設(shè)計需求。
任職要求:
(1)微電子相關(guān)專業(yè)碩士或博士研究生及以上學(xué)歷;
(2)有1年以上海外留學(xué)經(jīng)歷者優(yōu)先;
(3)有2年及以上半導(dǎo)體器件研究或研發(fā)經(jīng)驗優(yōu)先;
(4)有3年及以上Foundry工作經(jīng)驗者優(yōu)先;
(5)具備良好的溝通、學(xué)習(xí)能力,擁有較高的工作熱情。