崗位職責:
參與數(shù)據采集系統(tǒng)相關的FPGA邏輯設計與開發(fā),包括信號采集、處理和接口控制等模塊的代碼實現(xiàn)、功能仿真與調試;
配合項目團隊完成FPGA系統(tǒng)集成與驗證,協(xié)助解決開發(fā)過程中的技術問題;
編寫并維護設計文檔、測試報告及相關技術資料。
任職要求:
統(tǒng)招本科及以上學歷,通信、電子工程、自動化、計算機等相關專業(yè)(歡迎碩士應屆畢業(yè)生);
具備1-2年FPGA開發(fā)經驗,熟悉FPGA設計流程及相關開發(fā)工具;
熟練掌握VHDL/Verilog HDL硬件描述語言;
具備良好的代碼規(guī)范意識,了解時序優(yōu)化、資源優(yōu)化等常見設計策略;
掌握模擬/數(shù)字電路基礎知識,能夠閱讀并理解電路原理圖;
具備較強的溝通協(xié)作能力與問題分析定位能力。