一、崗位職責(zé):
1.負(fù)責(zé)FPGA邏輯設(shè)計(jì)、開(kāi)發(fā)、調(diào)試及優(yōu)化,完成RTL代碼編寫(xiě)、仿真驗(yàn)證及綜合實(shí)現(xiàn);
2.基于Xilinx FPGA(尤其是RFSoC系列)進(jìn)行高速數(shù)據(jù)采集、數(shù)字信號(hào)處理(DSP)、通信協(xié)議實(shí)現(xiàn)等開(kāi)發(fā);
3.負(fù)責(zé)雷達(dá)系統(tǒng)中FPGA邏輯設(shè)計(jì)與開(kāi)發(fā),包括數(shù)字信號(hào)處理算法(濾波、FFT、波束形成等)的硬件實(shí)現(xiàn);
4.實(shí)現(xiàn)FPGA外圍低、中、高速接口設(shè)計(jì)(如SRIO、PCIE等);
5.配合硬件設(shè)計(jì)完成板卡聯(lián)調(diào),解決時(shí)序收斂、信號(hào)完整性等問(wèn)題;
6.編寫(xiě)FPGA開(kāi)發(fā)文檔,包括設(shè)計(jì)說(shuō)明、測(cè)試報(bào)告等。
二、崗位要求:
? 電子信息工程、通信工程、信號(hào)與信息處理等相關(guān)專(zhuān)業(yè)碩士及以上學(xué)歷;
? 3年以上FPGA信號(hào)處理相關(guān)項(xiàng)目開(kāi)發(fā)經(jīng)驗(yàn);
? 熟練掌握Xilinx FPGA開(kāi)發(fā)流程,熟練使用Vivado、Vitis等開(kāi)發(fā)工具;掌握FPGA時(shí)序約束、時(shí)序分析及優(yōu)化方法;
? 熟悉Xilinx Zynq UltraScale+ RFSoC架構(gòu)及RF-ADC/DAC開(kāi)發(fā)經(jīng)驗(yàn)優(yōu)先;
? 具備RF信號(hào)處理(數(shù)字上下變頻、DDC/DUC、數(shù)字濾波等)或軟件無(wú)線(xiàn)電(SDR)、雷達(dá)、5G通信經(jīng)驗(yàn)優(yōu)先;
? 熟練使用射頻測(cè)試儀表(信號(hào)源、頻譜儀、示波器等);
? 良好的團(tuán)隊(duì)協(xié)作、問(wèn)題排查能力及文檔編寫(xiě)能力。
三、福利待遇
具有競(jìng)爭(zhēng)力的薪酬待遇,完善的社會(huì)保障,暢通的職業(yè)發(fā)展通道。