1、具有2年以上Jun品FPGA測(cè)試經(jīng)驗(yàn);
2、熟練使用HDL designer、vincent、Modelsim等測(cè)試工具;
3、熟練掌握第三方測(cè)試流程,具備獨(dú)立完成GJB 9433測(cè)試要求的能力(代碼審查、邏輯測(cè)試、時(shí)序測(cè)試、動(dòng)態(tài)測(cè)試含仿真等);
4、熟練掌握VHDL、Verilog硬件描述語(yǔ)言,具備代碼走查能力;
5、能依據(jù)需求編寫測(cè)評(píng)大綱、提取測(cè)試用例,并進(jìn)行測(cè)試總結(jié),撰寫測(cè)評(píng)報(bào)告;
6、具備研究所工作經(jīng)驗(yàn)者優(yōu)先,溝通能力強(qiáng)且有較強(qiáng)解決問題能力者優(yōu)先。
崗位任職資格:
1、 本科及以上學(xué)歷,通訊類、電子信息工程類、自動(dòng)化類等相關(guān)專業(yè);
2、 具有良好的團(tuán)隊(duì)合作意識(shí),有一定的溝通協(xié)調(diào)能力。
職位福利:五險(xiǎn)一金全額、加班補(bǔ)助、周末雙休、交通補(bǔ)貼、員工宿舍 、帶薪年假、節(jié)日福利、績(jī)效獎(jiǎng)金、年終分紅
職位亮點(diǎn):高額補(bǔ)貼、項(xiàng)目提成、不定期調(diào)薪、晉升