崗位職責(zé):
負(fù)責(zé)FPGA平臺上的數(shù)字信號處理算法的設(shè)計、開發(fā)、仿真,及其嵌入式架構(gòu)設(shè)計、系統(tǒng)功能架構(gòu)設(shè)計。
1.硬件設(shè)計與開發(fā)
①需求分析與架構(gòu)設(shè)計:根據(jù)項目需求,完成FPGA系統(tǒng)的功能定義和架構(gòu)設(shè)計,劃分模塊并確定數(shù)據(jù)流,處理時鐘域交叉(CDC)、跨時鐘域同步O時序約束等關(guān)鍵問題。
②RTL編碼:使用Verilog、VHDL等硬件描述語言編寫可綜合的RTL代碼,實現(xiàn)數(shù)字電路邏輯;優(yōu)化代碼結(jié)構(gòu),平衡速度、面積(資源占用)和功耗。
③功能驗證:編寫測試平臺(Testbench),使用仿真工具(如ModelSim、yivado Simulator)驗證功能正確性;進(jìn)行覆蓋率分析(代碼覆蓋率、功能覆蓋O率)以確保設(shè)計完整性。
2.綜合與實現(xiàn)
①工具鏈?zhǔn)褂茫菏褂肍PGA開發(fā)工具(如Xilinx VivadoIntel Quartus、Synopsys Design Compiler)進(jìn)行綜合布局布線(Place &Route);
設(shè)置時序約束(SDC文件)、物理約束。(XDC文件)等,確保設(shè)計滿足目標(biāo)時鐘頻率。
②時序收斂:熟悉RS422/RS485等通信時序,IP核應(yīng)用。分析時序報告,解決時序違例(Setup/HoldViolation),優(yōu)化關(guān)鍵路徑;可能涉及流水線設(shè)計、資源復(fù)用等優(yōu)化手O段。
3.板級調(diào)試與驗證
①硬件調(diào)試:使用示波器、邏輯分析儀(如Keysight0DSLogic)或FPGA內(nèi)置工具(如ChipScope)調(diào)試信號完整性;分析毛刺、時序異常、接口協(xié)議錯誤等問題。
②協(xié)同工作:與硬件工程師合作,解決PCB設(shè)計中的信號O完整性(SI)、電源完整性(PI)問題。與嵌入式軟件工程師協(xié)作,完成軟硬件聯(lián)合調(diào)試。
與硬件工程師合作,解決PCB設(shè)計中的信號O完整性(SI)、電源完整性(PI)問題。。與嵌入式軟件工程師協(xié)作,完成軟硬件聯(lián)合調(diào)試。
任職要求:
1、本科以上學(xué)歷,通信、信號處理、電子信息及相近專業(yè),有扎實的數(shù)學(xué)基礎(chǔ);
2、熟悉軟件無線電工作原理和數(shù)字信號處理相關(guān)理論,并有一定實踐經(jīng)驗。
3、有軟件成功開發(fā)經(jīng)驗,能夠獨立設(shè)計嵌入式軟件架構(gòu)、輔助設(shè)計系統(tǒng)架構(gòu),至少有3年以上相關(guān)工作經(jīng)驗。
4、思路敏捷,條理清晰,有獨立解決復(fù)雜算法、系統(tǒng)問題的能力,具有良好的團(tuán)隊協(xié)作精神、創(chuàng)新精神和鉆研精神,工作積極主動,能夠承受工作壓力。