工作職責(zé)
根據(jù)產(chǎn)品需求設(shè)計FPGA框架;
負責(zé)評估產(chǎn)品設(shè)計的可行性、芯片選型、功耗等;
負責(zé)FPGA方案設(shè)計、開發(fā)、功能仿真、驗證以及優(yōu)化,滿足產(chǎn)品需求和性能指標(biāo);
負責(zé)與軟硬件功能聯(lián)調(diào)。
任職資格
本科及以上學(xué)歷,3年以上FPGA設(shè)計開發(fā)經(jīng)驗;
精通Verilog語言,熟悉RTL設(shè)計和驗證方法與時序優(yōu)化技巧,有軟硬件協(xié)同設(shè)計的概念和背景知識;
熟練掌握FPGA開發(fā)工具和流程,至少掌握Xilinx/Altera/Lattice/Gowin中的一種;
掌握PCIe,DDR,Ethernet,高速serdes等設(shè)計,有數(shù)字信號處理、通信、ZYNQ開發(fā)經(jīng)驗者優(yōu)先。