核心職責?
1、系統(tǒng)設計與開發(fā)?
①負責雷達信號處理系統(tǒng)的FPGA架構設計、邏輯開發(fā)及算法移植,包括數(shù)字下變頻(DDC)、脈沖壓縮、動目標檢測(MTD)等模塊的優(yōu)化實現(xiàn)?;
②主導Matlab/Simulink算法仿真與驗證,完成資源評估及FPGA硬件適配,確保實時性與低功耗需求?。
2?、接口與通信開發(fā)?
①設計高速數(shù)據(jù)接口(如JESD204B、DDR3/DDR4、RapidIO)及FPGA與DSP間的實時通信協(xié)議,支持雷達系統(tǒng)多模塊協(xié)同工作?12;
②解決硬件電路與邏輯設計的時序沖突,優(yōu)化信號完整性和系統(tǒng)穩(wěn)定性?34。
?③文檔與測試支持?
④編寫FPGA設計文檔(接口定義、測試方案、時序報告)及算法實現(xiàn)說明,參與系統(tǒng)聯(lián)調聯(lián)試?;
⑤支持外場試驗,分析雷達數(shù)據(jù)并優(yōu)化算法參數(shù),提升目標檢測與跟蹤精度?
3、技術攻關與維護?
①針對雷達對抗、電子偵察等場景開發(fā)干擾抑制算法,優(yōu)化FPGA資源占用率及處理延遲?;
②協(xié)助硬件團隊完成電路調試,提供FPGA固件升級及故障排查支持?。
1?:專業(yè)技能?:
精通Verilog,熟練使用Vivado、Modelsim、matlab等工具鏈?;
熟悉雷達信號處理理論(如CFAR檢測、PDW參數(shù)測量)及數(shù)字通信系統(tǒng)鏈路仿真?;
具備星載設備開發(fā)經(jīng)驗者優(yōu)先。
做過DAC ADC 高速接口的。
2?:協(xié)作要求?:
能獨立完成算法到硬件的全流程開發(fā),并與軟硬件團隊高效協(xié)作?