国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

該職位已失效,看看其他機會吧

FPGA邏輯工程師

1-2萬·14薪
  • 濟寧任城區(qū)
  • 1-3年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog通信/網(wǎng)絡(luò)設(shè)備計算機硬件
FPGA邏輯工程師:職位描述:
1.根據(jù)需求進行方案可行性分析及選型評估;
2.負(fù)責(zé)FPGA相關(guān)產(chǎn)品的邏輯開發(fā)、調(diào)試和測試工作;
3.負(fù)責(zé)和硬件工程師、軟件工程師一起進行項目的聯(lián)調(diào)聯(lián)試。
4.負(fù)責(zé)FPGA相關(guān)產(chǎn)品的方案編寫。
崗位要求:
1.本科及以上學(xué)歷,電子信息、計算機、通信工程及相關(guān)專業(yè);
2.熟悉模擬、數(shù)字電路,常用接口設(shè)計;
3.熟悉FPGA邏輯開發(fā)流程;
4.熟練使用verilog進行FPGA開發(fā),熟練使用vivado等相關(guān)的開發(fā)調(diào)試工具;
5.熟練使用Xilinx的相關(guān)IP,比如MIG、Ibert、PCIE、以太網(wǎng)等;
5.認(rèn)真踏實、積極主動、自我驅(qū)動力強,有良好的學(xué)習(xí)能力、溝通能力和團隊協(xié)作精神;
6.有獨立項目開發(fā)經(jīng)驗的優(yōu)先;
7.有Xilinx相關(guān)FPGA和SOC產(chǎn)品開發(fā)經(jīng)驗的優(yōu)先。
崗位福利:五險一金,彈性工作時間,帶薪年假,節(jié)日福利,定期團建,午后水果,各種零食、糕點;
查看全部

工作地點

濟寧市-任城區(qū)-山河路濟寧國家高新區(qū)產(chǎn)學(xué)研基地

職位發(fā)布者

梁芳芳/人事經(jīng)理

立即溝通