国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

400-885-9898
更新于 3月17日
智聯(lián)APPAPP
舉報

FFPGA工程師

2-3.5萬·14薪
  • 北京大興區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招1人

職位描述

Verilog HDLPythonVHDLDSPMATLAB電子設備制造電子/半導體/集成電路儀器儀表制造
1、負責產(chǎn)品設備的高速模擬信號采集、調(diào)理與處理系統(tǒng)設計；
2、獨立完成信號的時域、頻域分析與處理算法開發(fā)（如數(shù)字濾波、頻譜分析、調(diào)制解調(diào)、互調(diào)失真分析）等；
3、將成熟的信號處理算法在FPGA平臺上進行高性能、低延遲的硬件實現(xiàn)、優(yōu)化與驗證；
4、撰寫詳細的設計文檔，并與團隊其他同事協(xié)同工作。
任職資格：
1、碩士及以上學歷，通信工程、電子信息、信號與信息處理等相關(guān)專業(yè)；
2、3年以上數(shù)字信號處理及FPGA設計經(jīng)驗，精通數(shù)字信號處理原理（離散傅里葉變換、濾波器設計、多速率信號處理等）；
3、具備算法能力，熟練使用MATLAB或Python進行算法建模、仿真與驗證；
4、熟悉數(shù)字前端流程，包括ADC/DAC接口、數(shù)字上下變頻、同步處理等；
5、精通Verilog/VHDL，具有在Xilinx或Intel/Altera平臺上獨立實現(xiàn)復雜DSP算法的項目經(jīng)驗；
6、具有信號時域、頻域分析與處理算法開發(fā)經(jīng)驗優(yōu)先；

工作地點

北京大興區(qū)景園街

認證資質(zhì)

營業(yè)執(zhí)照信息

職位發(fā)布者

范晶晶/人事經(jīng)理

當前在線
立即溝通
公司Logo北京伯蘭特科技有限公司
公司主頁