国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

更新于 12月3日

數(shù)字芯片設(shè)計工程師

2-4萬·15薪
  • 長沙岳麓區(qū)
  • 3-5年
  • 碩士
  • 全職
  • 招2人

職位描述

數(shù)字芯片數(shù)字前端設(shè)計ASICSOC
崗位職責(zé)
1、參與芯片系統(tǒng)架構(gòu)討論,主導(dǎo)模塊級微架構(gòu)設(shè)計,并撰寫詳細(xì)設(shè)計文檔;
2、使用Verilog/SystemVerilog進(jìn)行高質(zhì)量的RTL代碼設(shè)計,并對模塊進(jìn)行PPA分析與優(yōu)化;
3、負(fù)責(zé)子系統(tǒng)或全芯片的系統(tǒng)集成工作;
4、完成第三方IP的技術(shù)選型評估、集成與調(diào)試;
5、與驗(yàn)證團(tuán)隊(duì)協(xié)作,制定驗(yàn)證計劃,支持模塊級和芯片級功能驗(yàn)證;
6、與中后端緊密合作,支持模塊的時序收斂和流片簽核等工作。
任職要求
1、熟悉SoC架構(gòu),具備高性能SoC或復(fù)雜模塊的設(shè)計經(jīng)驗(yàn)者優(yōu)先;
2、熟悉芯片級時鐘復(fù)位模塊及I2C/SPI/UART接口模塊等方面的設(shè)計;
3、具有扎實(shí)的Verilog/SystemVerilog編程能力,精通ASIC設(shè)計流程與方法學(xué);
4、具備腳本語言(Python/Tcl/Shell等)能力以提升工作效率;
5、熟悉AXI/PCIE/DDR/UCIe等協(xié)議,并有實(shí)際集成經(jīng)驗(yàn)者優(yōu)先;
6、有成功流片經(jīng)驗(yàn),能夠獨(dú)立交付復(fù)雜IP的時序約束(SDC);
7、具備出色的技術(shù)文檔編寫能力、溝通能力和團(tuán)隊(duì)協(xié)作精神。

工作地點(diǎn)

岳麓區(qū)長沙半導(dǎo)體技術(shù)與應(yīng)用創(chuàng)新研究院

職位發(fā)布者

姬先生/人力主管

立即溝通
公司Logo廣東芯培森技術(shù)有限公司
廣東芯培森技術(shù)有限公司創(chuàng)辦于2024年11月,主要從事面向原子級科學(xué)計算的算力芯片(APU)的研發(fā)和銷售。該團(tuán)隊(duì)于2022年研發(fā)出面向原子級科學(xué)計算的第一代"非馮·諾依曼"專用芯片架構(gòu)技術(shù),并于2023年自主研制出基于第一代技術(shù)的服務(wù)器產(chǎn)品,經(jīng)多家第三方用戶實(shí)測,該產(chǎn)品在運(yùn)行專用原子級科學(xué)計算時,同等精度和功耗下,相較高端GPU速度提升約1個數(shù)量級。目前,基于第一代技術(shù)的產(chǎn)品和服務(wù)已銷售至國內(nèi)外30多家企業(yè)、高校、科研院所。
公司主頁