1.負(fù)責(zé)與市場(chǎng)技術(shù)開(kāi)發(fā)部和客戶(hù)密切溝通，開(kāi)展AFE SoC芯片需求開(kāi)發(fā)和競(jìng)情分析；
2.負(fù)責(zé)與系統(tǒng)工程師和算法工程師合作開(kāi)展AFE SoC芯片系統(tǒng)的設(shè)計(jì)和開(kāi)發(fā)，包括定義整體構(gòu)架和性能指標(biāo)；負(fù)責(zé)數(shù)字部分，特別核心數(shù)字（如高性能數(shù)字濾波器、校準(zhǔn)引擎、MCU核/DSP數(shù)據(jù)處理等）的微構(gòu)架設(shè)計(jì)和技術(shù)選型；制定芯片的時(shí)鐘、復(fù)位、電源管理、測(cè)試及可測(cè)性設(shè)計(jì)構(gòu)架策略；進(jìn)行系統(tǒng)建模與性能仿真，驗(yàn)證構(gòu)架的可行性和最優(yōu)性；
3.負(fù)責(zé)數(shù)字子系統(tǒng)和關(guān)鍵IP模塊定義、IP選擇、建立模型、評(píng)估系統(tǒng)性能及RTL設(shè)計(jì)，如數(shù)字濾波器，自適應(yīng)校準(zhǔn)，CORDIC算法；編寫(xiě)子模塊設(shè)計(jì)規(guī)則文檔，指導(dǎo)設(shè)計(jì)工程師；關(guān)鍵技術(shù)路徑的預(yù)判和原型驗(yàn)證；
4.支持AFE SoC芯片系統(tǒng)集成和驗(yàn)證，為前端提供構(gòu)架指導(dǎo)，確保模塊間交互正確；與驗(yàn)證團(tuán)隊(duì)協(xié)作，制定驗(yàn)證計(jì)劃和覆蓋率目標(biāo)，解決跨模塊驗(yàn)證問(wèn)題；參與芯片級(jí)仿真、原型驗(yàn)證、硅后調(diào)試、解決構(gòu)架相關(guān)問(wèn)題和ESL性能仿真相關(guān)工作；
5.功耗、面積和性能優(yōu)化：從構(gòu)架頂層制定低功耗方案，持續(xù)優(yōu)化芯片面積和功耗；
6.技術(shù)指導(dǎo)與跨部門(mén)協(xié)助：指導(dǎo)中級(jí)和助理工程師，進(jìn)行評(píng)審和技術(shù)分享；作為數(shù)字構(gòu)架技術(shù)接口，與模擬設(shè)計(jì)、后端物理設(shè)計(jì)、軟件、測(cè)試和檢測(cè)協(xié)作，切邊成功流片和量產(chǎn)；
7.負(fù)責(zé)編寫(xiě)輸出各種報(bào)告，AFE SoC芯片數(shù)據(jù)使用手冊(cè)的開(kāi)發(fā)和維護(hù)。

職位要求：

1.本科及以上學(xué)歷，集成電路、微電子學(xué)、通信工程、計(jì)算機(jī)科學(xué)等相關(guān)專(zhuān)業(yè)，10年以上數(shù)字IC設(shè)計(jì)經(jīng)驗(yàn)，5年以上專(zhuān)注于AFE、混合信號(hào)SOC數(shù)字架構(gòu)；
2.深厚的AFE領(lǐng)域知識(shí)，深刻理解模擬前端關(guān)鍵模塊（PGA,ΣΔADC）、數(shù)字處理模塊（DSP）及其交互；精通數(shù)字設(shè)技能，掌握 Verilog、System Verilog和C語(yǔ)言，精通數(shù)字前端工具鏈，掌握AFE SoC芯片前后端開(kāi)發(fā)流程；熟悉各種傳感器接口協(xié)議；
4.掌握ARM體系構(gòu)架、RISC體系構(gòu)架、DSP處理器構(gòu)架；
5.掌握AMBA（AHB/APB等）總線，有高速總線接口開(kāi)發(fā)經(jīng)驗(yàn)者優(yōu)先；
6.熟悉計(jì)算機(jī)體系結(jié)構(gòu)，熟悉數(shù)字信號(hào)處理原理；
7.精通動(dòng)態(tài)仿真和波形分析等EDA工具使用；
8.具備超強(qiáng)系統(tǒng)級(jí)建模能力，熟悉使用MATLAB/SIMULINK、Python或C/C++進(jìn)行算法建模、構(gòu)架探索和性能評(píng)估，能搭建原型進(jìn)行系統(tǒng)級(jí)驗(yàn)證；具備豐富的低功耗設(shè)計(jì)和實(shí)現(xiàn)驗(yàn)證
9.較強(qiáng)的分析和解決問(wèn)題能力，較強(qiáng)的英語(yǔ)讀寫(xiě)能力。