崗位職責(zé):
1、主導(dǎo)ADC/DAC及配套模擬IP的版圖設(shè)計(jì),包括布局規(guī)劃、器件匹配、布線實(shí)現(xiàn)、寄生控制等全流程工作;
2、執(zhí)行版圖物理驗(yàn)證,涵蓋DRC、LVS、ERC、ANT及RCX,獨(dú)立解決驗(yàn)證過程中的各類問題;
3、協(xié)同前端電路工程師,基于寄生參數(shù)分析結(jié)果優(yōu)化版圖設(shè)計(jì),提升芯片噪聲、時(shí)序、功耗等關(guān)鍵性能指標(biāo);
4、負(fù)責(zé)版圖層面的ESD防護(hù)設(shè)計(jì),確保芯片可靠性符合量產(chǎn)標(biāo)準(zhǔn);
5、配合流片交付工作,整理版圖數(shù)據(jù)、驗(yàn)證報(bào)告等全套交付資料,跟進(jìn)流片過程中版圖相關(guān)異常的排查。
任職要求:
1、本科及以上學(xué)歷,電子工程、微電子、半導(dǎo)體等相關(guān)專業(yè)。3年及以上模擬集成電路版圖設(shè)計(jì)全職工作經(jīng)驗(yàn)。
2、具備完整的ADC或DAC芯片版圖設(shè)計(jì)經(jīng)驗(yàn),需獨(dú)立主導(dǎo)至少1個(gè)ADC/DAC項(xiàng)目的版圖設(shè)計(jì)、驗(yàn)證及流片全流程,能清晰闡述項(xiàng)目技術(shù)細(xì)節(jié)。
3、精通Cadence Virtuoso等主流版圖設(shè)計(jì)工具,熟練使用Calibre進(jìn)行DRC/LVS/ERC/RCX驗(yàn)證,能獨(dú)立編寫或調(diào)試基礎(chǔ)驗(yàn)證腳本,具備Perl/Tcl/Skill等腳本語言使用能力者優(yōu)先。
4、具備極強(qiáng)的責(zé)任心與細(xì)致度,對(duì)版圖設(shè)計(jì)的準(zhǔn)確性和可靠性有嚴(yán)苛要求(直接關(guān)聯(lián)流片成?。?。
5、具備良好的跨部門溝通能力,能高效協(xié)同前端設(shè)計(jì)、驗(yàn)證及流片團(tuán)隊(duì)推進(jìn)項(xiàng)目。
6、具備較強(qiáng)的問題解決能力和學(xué)習(xí)能力,能快速適配新工藝、新工具及技術(shù)需求。