工作經(jīng)驗
1、3-5年工作經(jīng)驗,至少參與過1-2次成功流片。
1、有從RTL到GDSII的全流程經(jīng)驗,主導過模塊級后端協(xié)作。
專業(yè)知識
2、精通DC綜合、低功耗設計(UPF/CPF),熟悉90nm及以上工藝約束。
1、精通Verilog/SystemVerilog,能獨立完成復雜模塊設計(如高速接口、DSP模塊)。
技術(shù)能力2、掌握UVM驗證方法學,熟悉DC綜合、STA時序分析及低功耗設計(UPF/CPF)。
3、具備技術(shù)領導力,能指導初級工程師并協(xié)調(diào)跨部門協(xié)作。
工作內(nèi)容:
1.主導模塊級UVM驗證環(huán)境搭建,制定驗證計劃。
2編寫芯片規(guī)格書和設計評審報告,參與技術(shù)方案決策。
3獨立完成譯碼電路分析,輸出RTL并優(yōu)化。
4主導芯片后門指令分析工作。