国产精品又长又粗又爽又黄的毛片, 国产AV无码专区亚洲AV毛片搜, 丰满人妻被猛烈进入中文字幕四川, 国产精品一区二区三区国产女人喷,亚洲国产欧美日韩图片在线人,潘娇娇337p人艺体艺术,成人免费无码大片a毛片古装,一本到高清视频免费,人妻在线视频免费看

更新于 12月17日

FPGA設(shè)計工程師

1-1.8萬
  • 大連甘井子區(qū)
  • 3-5年
  • 本科
  • 全職
  • 招1人

職位描述

Verilog HDLVHDL電子/半導(dǎo)體/集成電路
崗位職責(zé):
1、負責(zé)FPGA總體邏輯設(shè)計,關(guān)鍵功能調(diào)試與實現(xiàn)。
3、 Verilog/VHDL代碼編寫、仿真、時序約束/分析。
4、編寫相關(guān)設(shè)計文檔、調(diào)測試過程文檔、使用說明文檔。
5、根據(jù)要求負責(zé)FPGA邏輯概要設(shè)計及詳細設(shè)計文檔。
6、根據(jù)要求設(shè)計、開發(fā)、調(diào)試、維護、管理符合功能、性能要求的產(chǎn)品FPGA邏輯設(shè)計。
7、參與解決各種邏輯設(shè)計技術(shù)問題,參與分析與FPGA邏輯設(shè)計相關(guān)的硬件板卡或系統(tǒng)的故障原因。
8、參與編寫和評審FPGA邏輯設(shè)計規(guī)范,對其他FPGA設(shè)計進行評審。
9、根據(jù)部門工作安排,承擔(dān)FPGA項目其他相關(guān)研發(fā)工作。
任職條件:
1、本科及以上學(xué)歷,微電子、通信或相關(guān)專業(yè);
2、熟練掌握至少一種FPGA開發(fā)工具,如ISE,Vivado,Diamond;
4、能獨立完成FPGA邏輯設(shè)計;
5、熟悉模擬/數(shù)字信號采樣電路及常用通信電路;
6、有良好的編程習(xí)慣和過程文檔編寫能力;
7、極強的團隊合作和溝通協(xié)調(diào)能力。

工作地點

大連甘井子區(qū)創(chuàng)業(yè)大廈A座1701室

職位發(fā)布者

夏/人事經(jīng)理

立即溝通
公司Logo智冠華高科技(大連)有限公司
主要從事高速、高清人工智能視覺系統(tǒng)的開發(fā)和集成,應(yīng)用在人臉識別系統(tǒng),車牌識別系統(tǒng),機器視覺智能控制等領(lǐng)域
公司主頁