1.負(fù)責(zé) SDC 以及 UPF/CPF 的開發(fā)和調(diào)試;
2.項(xiàng)目實(shí)施階段的平面布置圖設(shè)計(jì),功耗規(guī)劃,IO 規(guī)劃,布局布線和CTS, 解決時(shí)序和擁塞問題;
3. IP 層面和芯片層面的物理驗(yàn)證,檢查 DFM 規(guī)則;
4. 靜態(tài)和動(dòng)態(tài)功耗分析、IR 壓降/ EM 分析;
5. 擅長時(shí)序分析,獨(dú)立解決從網(wǎng)表/RTL 到 GDS 開發(fā)過程中的所有時(shí)序問題;
6. 熟悉 DFT 流程,可以獨(dú)立完成掃描鏈插入,ATPG 覆蓋率分析,完成掃描模式的時(shí)序收斂;
應(yīng)聘要求:
1. 電子工程本科或以上學(xué)歷;
2. 具備 csh/perl/tcl 腳本編寫技巧;
3. 速芯片P&R,先進(jìn)制程的芯片 P&R,分層設(shè)計(jì)流程,低功耗P&R 實(shí)現(xiàn),物理布局及驗(yàn)證;
4. 善于排除時(shí)序/噪音錯(cuò)誤、合成CTS 樹,經(jīng)驗(yàn)豐富;
5 通曉 IC 設(shè)計(jì)的整個(gè)開發(fā)流程;
7. 熟練掌握綜合,形勢驗(yàn)證,布局布線,時(shí)序分析,DFT 等 EDA 軟件。