1. 負(fù)責(zé)新產(chǎn)品的研發(fā)和現(xiàn)有產(chǎn)品技術(shù)維護(hù)等工作;
2. 負(fù)責(zé)方案設(shè)計(jì)、器件選型,設(shè)計(jì)高速接口、視頻、音頻等復(fù)雜數(shù)字電路;
3. 負(fù)責(zé)使用FPGA開(kāi)發(fā)、實(shí)現(xiàn)和優(yōu)化邏輯架構(gòu);
4. 負(fù)責(zé)開(kāi)發(fā)測(cè)試用例進(jìn)行功能驗(yàn)證和調(diào)試;
5. 具備一定解決設(shè)計(jì)問(wèn)題的能力,如時(shí)序收斂、功耗和面積優(yōu)化等。
任職要求:
1. 本科及以上學(xué)歷,電子、通信或相關(guān)專(zhuān)業(yè)背景,二年以上相關(guān)工作經(jīng)驗(yàn)者優(yōu)先;
2. 掌握數(shù)字/模擬電路、電路分析、信號(hào)與系統(tǒng)等理論方法,有數(shù)字電路設(shè)計(jì)和FPGA開(kāi)發(fā)項(xiàng)目經(jīng)驗(yàn);
3. 掌握至少一種HDL編程語(yǔ)言(如Verilog、VHDL);
4. 熟悉FPGA開(kāi)發(fā)流程和芯片架構(gòu),對(duì)數(shù)字信號(hào)處理和可編程邏輯器件有較深的理解;
5. 熟練掌握EDA工具如Quartus、Vivado等;
6. 具有良好的團(tuán)隊(duì)合作和問(wèn)題解決能力。
職位福利:六險(xiǎn)一金、節(jié)日福利、周末雙休、年底雙薪、交通補(bǔ)助/租房補(bǔ)貼、項(xiàng)目獎(jiǎng)金