崗位職責:
1、負責開發(fā)并維護PDK(Process Design Kit)庫,包括Pcell、Symbol View等,用于產(chǎn)品線路設(shè)計及批量器件版圖生成;
2、編寫技術(shù)文件(Technology File),定義層次信息,指導設(shè)計庫的建立,支持版圖設(shè)計;
3、編寫DRC(Design Rule Check)文件,用于檢查版圖設(shè)計中不符合工藝規(guī)則的部分;
4.編寫LVS(Layout vs Schematic)文件,確保電路與版圖的一致性;
5、編寫寄生參數(shù)提取文件(XRC),支持后仿真網(wǎng)表的寄生參數(shù)提?。?/div>
6、編寫D2P(Design to Production)文件,依據(jù)Tape-out層次生成規(guī)則,支持版圖輸出;
7、編寫B(tài)ias、Dummy、Shrink等相關(guān)文件,用于版圖輸出和工藝適配;
8、維護和更新PDK庫及相關(guān)物理驗證文件,整理并歸檔相關(guān)技術(shù)文檔;
9、根據(jù)客戶需求,及時更新PDK及相關(guān)配套文件;
10、提供內(nèi)部及外部客戶技術(shù)支持,協(xié)助解決PDK使用過程中的問題。
任職要求:
1. 教育背景
本科及以上學歷,微電子、電子工程、半導體物理或相關(guān)專業(yè);
2. 工作經(jīng)驗
1年以上PDK開發(fā)或相關(guān)工作經(jīng)驗,有半導體工藝或版圖設(shè)計背景者優(yōu)先;
3. 專業(yè)技能
熟悉半導體物理、器件原理及工藝基礎(chǔ)知識;
熟悉Skill、Python等編程語言;
熟悉PDK開發(fā)相關(guān)工具,如Cadence Virtuoso、PAS、Calibre等;
熟悉Pcell開發(fā)流程,具備基于PAS的Pcell編寫經(jīng)驗;
熟悉DRC、LVS、XRC等物理驗證規(guī)則文件的編寫與QA流程;
熟悉Linux操作系統(tǒng),具備良好的腳本編寫能力;
4. 綜合素質(zhì)
具備良好的溝通能力與團隊協(xié)作精神;
工作細致、責任心強,具備較強的抗壓能力;
性格理性、穩(wěn)重,具備較強的分析與解決問題能力;
5. 語言能力
英語六級及以上,具備良好的英文技術(shù)文檔閱讀能力;
三、優(yōu)先條件(加分項)
有Foundry或Design Service公司PDK開發(fā)經(jīng)驗;
熟悉先進工藝節(jié)點(如28nm及以下)PDK開發(fā)流程;
有客戶技術(shù)支持或跨部門協(xié)作經(jīng)驗。