崗位要求:
1.面向碩士及以上學(xué)歷應(yīng)屆生,電子工程、微電子、集成電路工程等相關(guān)專業(yè);
2.熟悉集成電路芯片設(shè)計(jì)流程,精通Verilog語(yǔ)言、熟練使用Cadence、Calibre、Hspice或AMS等EDA工具;了解電路或版圖設(shè)計(jì)流程,熟悉Linux操作系統(tǒng)以及Synopsys、Cadence、Mentor等IC設(shè)計(jì)工具;
3.對(duì)集成電路器件和常用電路結(jié)構(gòu)有深入理解,能夠獨(dú)立完成基本電路模塊設(shè)計(jì);熟悉數(shù)字或模擬電路基本結(jié)構(gòu)及工作原理,對(duì)半導(dǎo)體工藝、器件結(jié)構(gòu)有一定認(rèn)識(shí);
4.具有MCU/PLL/ADC/DAC/POR/BOR/DC-DC/以太網(wǎng)/驅(qū)動(dòng)器/運(yùn)放等實(shí)習(xí)及項(xiàng)目設(shè)計(jì)經(jīng)驗(yàn);
5.具有UVM驗(yàn)證環(huán)境搭建、系統(tǒng)級(jí)驗(yàn)證、使用VIP進(jìn)行驗(yàn)證等能力;
6.具有較強(qiáng)學(xué)習(xí)能力、敬業(yè)精神和團(tuán)隊(duì)合作意識(shí);
7.有模擬和混合信號(hào)芯片設(shè)計(jì)流片經(jīng)驗(yàn)者優(yōu)先考慮。
崗位職責(zé):
方向一:模擬IC設(shè)計(jì)崗:
1.針對(duì)產(chǎn)品要求,完成項(xiàng)目工藝選擇及方案設(shè)計(jì);
2.完成模擬集成電路/模塊設(shè)計(jì)及仿真驗(yàn)證;
3.指導(dǎo)版圖設(shè)計(jì)師完成版圖設(shè)計(jì);
3.完成數(shù)?;旌辖涌谖臋n以及設(shè)計(jì)文檔的撰寫;
4.協(xié)助測(cè)試工程師對(duì)芯片進(jìn)行測(cè)試。
方向二:數(shù)字IC設(shè)計(jì)崗:
1.協(xié)助完成SoC/MCU的架構(gòu)分析及設(shè)計(jì);
2.完成SoC關(guān)鍵IP的設(shè)計(jì)及功能仿真驗(yàn)證;
3.完成數(shù)?;旌辖涌谖臋n以及設(shè)計(jì)文檔的撰寫;
4.協(xié)助測(cè)試工程師對(duì)芯片進(jìn)行測(cè)試,輔助產(chǎn)品量產(chǎn)測(cè)試。
方向三:版圖設(shè)計(jì)崗
1.完成版圖布局和設(shè)計(jì)的相關(guān)工作;
2.負(fù)責(zé)版圖物理驗(yàn)證;
3.負(fù)責(zé)項(xiàng)目相關(guān)技術(shù)文檔的撰寫。
職位福利:五險(xiǎn)一金、包吃、定期體檢、帶薪年假、采暖補(bǔ)貼、交通補(bǔ)助、績(jī)效獎(jiǎng)金、補(bǔ)充醫(yī)療保險(xiǎn)