工作職責(zé):
1、根據(jù)設(shè)計要求編寫設(shè)計文檔,定義設(shè)計結(jié)構(gòu)和規(guī)格書;
2、根據(jù)規(guī)格書進(jìn)行電路邏輯設(shè)計和實現(xiàn),編寫RTL 代碼;
3、負(fù)責(zé)芯片邏輯電路的綜合,STA和DFT;
4、對模塊和整體設(shè)計進(jìn)行完整的功能驗證;能發(fā)現(xiàn)功能和穩(wěn)定性問題并解決問題;
5、FPGA實現(xiàn)驗證并調(diào)試;解決FPGA驗證遇到的問題;
6、和系統(tǒng)測試團(tuán)隊完成芯片的測試和調(diào)試;debug測試中遇到的各種的問題。
7、能夠帶領(lǐng)團(tuán)隊做好數(shù)字前端的設(shè)計驗證工作。
任職要求:
1、本科及以上學(xué)歷,微電子/通信/計算機(jī)/自動化等相關(guān)專業(yè);
2、有5-7年數(shù)字 IC 設(shè)計工作經(jīng)驗;能獨(dú)立完成模塊級的設(shè)計和驗證工作;
3、熟悉IC前端設(shè)計流程;熟練掌握synthesis, DFT和STA;能夠與后端工程師設(shè)計floorplan,發(fā)現(xiàn)并解決后端設(shè)計中存在的時序和功耗問題;
4、熟練掌握SystemVerilog 語言和VCS, DC,Prime Time,CDC和formality等EDA工具;能編寫設(shè)計流程中的各種腳本;
5、有FPGA 開發(fā)驗證以及邏輯仿真驗證經(jīng)驗者優(yōu)先;掌握UVM驗證方法,能搭建UVM驗證環(huán)境;
6、思路清晰,善于分析和解決問題,有強(qiáng)烈的敬業(yè)精神與責(zé)任感,具有較強(qiáng)的學(xué)習(xí)能力和團(tuán)隊合作能力。
職位福利:定期體檢、周末雙休、定期團(tuán)建、節(jié)日福利、五險一金、帶薪年假、績效獎金、年底雙薪
職位亮點(diǎn):定期技術(shù)交流與培訓(xùn)、芯片設(shè)計行業(yè)前沿職位