職位介紹
一、崗位職責
1. 仿真設計與分析：
1.1、主導芯片、封裝及PCB板級的信號完整性（SI）和電源完整性（PI）仿真工作，依據項目需求和指標約束，完成全鏈路拓撲SI仿真、PI風險識別評估以及PI指標分配。
1.2、對LPDDR5x/LPDDR6/PCIE/SerDes等高速接口進行仿真與驗證，提取插損、回損、TDR、眼圖等關鍵參數 ，并撰寫詳細準確的仿真報告。
2. 方案制定與優(yōu)化：
2.1、制定PI/SI設計方案與規(guī)則，指導IP優(yōu)化電流行為，參與封裝集成電容選型和全鏈路PDN優(yōu)化，提出切實可行的優(yōu)化解決方案，保障設計滿足SIPI設計要求。
2.2、協同芯片設計、封裝設計、板級設計團隊，優(yōu)化floorplan、Pad ring、RDL、bump map、ball map的設計，提升整體電性能。
3. 問題解決與技術預研：
3.1、協助團隊解決產品設計、調試階段遇到的PI/SI問題，進行仿測對比，不斷完善仿真方式方法，確保仿真與測試結果的一致性。
3.2、關注業(yè)內先進的PI&SI技術，開展技術預研與創(chuàng)新工作，將新技術應用于項目中，解決PI&SI造成的痛點問題。
4. 團隊協作與溝通：
4.1、與Package、PCB layout工程師、ME以及熱仿真工程師緊密合作，共同推進項目進展；及時對接客戶SI/EE工程師，完成相關工作任務并反饋工作成果。
4.2、負責制定layout guide，協助EE完成stack-up的制定和電源層、信號層的分配，按時review layout設計并給出專業(yè)的feedback
二、任職要求
1. 學歷與經驗：碩士及以上學歷，電子工程、集成電路、電磁場與微波技術等相關專業(yè)；具有8年以上PI&SI工程師崗位工作經驗，有芯片相關PI&SI設計成功經驗者優(yōu)先。
2. 專業(yè)知識與技能：
2.1、深入理解信號完整性和電源完整性的基礎原理，熟悉高速信號的標準和規(guī)范，以及PDN仿真。
2.2、熟練掌握業(yè)內主流EDA軟件，如Ansys HFSS、Siwave、Cadence PowerSI、3DEM、xtractim等 ，能夠獨立完成PI&SI仿真交付方案，具備全鏈路仿真能力。
2.3、熟悉示波器、網絡分析儀、誤碼儀等儀器設備，能完成高速SIPI相關的測試工作。
2.4、熟悉LPDDR5x/6、USB、PCIE、SerDes等高速總線協議，具備相關的高速接口仿真、測試和問題定位能力。有112G高速信號以及大型ASIC核心電源相關經驗者更佳。
3.個人素質：具備技術創(chuàng)新能力和較強的學習探索能力，有責任心，抗壓能力強；擁有良好的溝通表達能力和團隊合作精神，樂于在團隊內分享知識和經驗，勇于接受挑戰(zhàn)。