崗位職責(zé): 1. 驗(yàn)證計(jì)劃制定與執(zhí)行: o 根據(jù)設(shè)計(jì)規(guī)范與項(xiàng)目需求,制定全面的驗(yàn)證計(jì)劃。 o 與架構(gòu)和設(shè)計(jì)團(tuán)隊(duì)協(xié)作,確保驗(yàn)證目標(biāo)與項(xiàng)目目標(biāo)一致。 2. 測試平臺(tái)開發(fā)與IP驗(yàn)證: o 使用SystemVerilog和UVM方法學(xué)開發(fā)可重用且可擴(kuò)展的測試平臺(tái)。 o 負(fù)責(zé)IP級(jí)別的驗(yàn)證工作,確保功能、性能和可靠性滿足要求。 o 集成并驗(yàn)證第三方IP,確保設(shè)計(jì)的整體兼容性與性能。 3. 仿真、調(diào)試與覆蓋率分析: o 執(zhí)行功能仿真和回歸測試,驗(yàn)證設(shè)計(jì)的正確性。 o 調(diào)試RTL代碼與驗(yàn)證環(huán)境,定位并解決問題。 o 達(dá)成功能覆蓋率目標(biāo),優(yōu)化驗(yàn)證流程效率。 4. 項(xiàng)目管理: o 負(fù)責(zé)從計(jì)劃到執(zhí)行的整個(gè)驗(yàn)證項(xiàng)目管理,跟蹤項(xiàng)目進(jìn)展。 o 與跨部門團(tuán)隊(duì)協(xié)調(diào)溝通,確保高質(zhì)量按時(shí)交付設(shè)計(jì)。 o 定期向內(nèi)部和外部相關(guān)方匯報(bào)驗(yàn)證進(jìn)展和挑戰(zhàn)。 5. 團(tuán)隊(duì)領(lǐng)導(dǎo)與指導(dǎo): o 指導(dǎo)初級(jí)工程師,傳授SystemVerilog、UVM及驗(yàn)證最佳實(shí)踐。 o 在團(tuán)隊(duì)中倡導(dǎo)卓越和協(xié)作文化,推動(dòng)整體技術(shù)水平提升。 o 推進(jìn)流程改進(jìn)與自動(dòng)化工具的采用,提升驗(yàn)證質(zhì)量與效率。 ________________________________________ 崗位要求: 1. 學(xué)歷要求: o 電氣工程、計(jì)算機(jī)工程或相關(guān)專業(yè)的本科或碩士學(xué)歷。 2. 經(jīng)驗(yàn)要求: o 具有5年以上ASIC/SoC驗(yàn)證經(jīng)驗(yàn),尤其是在IP開發(fā)方面有深入實(shí)踐。 o 精通SystemVerilog和UVM方法學(xué)。 o 有項(xiàng)目管理經(jīng)驗(yàn)者優(yōu)先,包括計(jì)劃制定、協(xié)調(diào)和團(tuán)隊(duì)領(lǐng)導(dǎo)能力。 o 熟悉網(wǎng)絡(luò)交換機(jī)設(shè)計(jì)者優(yōu)先,包括其架構(gòu)、協(xié)議和性能優(yōu)化相關(guān)知識(shí)。 3. 技術(shù)能力: o 深入了解驗(yàn)證方法學(xué)及相關(guān)工具,如仿真工具和覆蓋率分析工具。 o 熟練掌握腳本語言(Python、Perl、TCL或Shell),能夠優(yōu)化自動(dòng)化流程。 o 具備標(biāo)準(zhǔn)協(xié)議(如PCIe、DDR或Ethernet)相關(guān)知識(shí),并有IP驗(yàn)證經(jīng)驗(yàn)。 o 熟悉RTL設(shè)計(jì)、綜合及調(diào)試流程者優(yōu)先。 4. 軟技能: o 優(yōu)秀的溝通與團(tuán)隊(duì)合作能力,能夠起到帶頭作用。 o 自我驅(qū)動(dòng),注重細(xì)節(jié),能夠管理多項(xiàng)任務(wù)優(yōu)先級(jí)。 o 具備解決復(fù)雜技術(shù)問題的能力。