多路接口通信設(shè)計(jì)：負(fù)責(zé)基于FPGA的48路RS485接口電路的邏輯開發(fā)，實(shí)現(xiàn)多通道數(shù)據(jù)的同步采集與處理。
高速數(shù)據(jù)傳輸：設(shè)計(jì)FPGA內(nèi)部數(shù)據(jù)打包協(xié)議，通過以太網(wǎng)接口（如GigE/UDP） 將數(shù)據(jù)高速、可靠地傳輸至上位機(jī)或服務(wù)器。
人機(jī)交互實(shí)現(xiàn)：驅(qū)動外部LED顯示屏（如點(diǎn)陣屏或數(shù)碼管屏），實(shí)時(shí)顯示系統(tǒng)工作狀態(tài)、數(shù)據(jù)流量或關(guān)鍵結(jié)果。
系統(tǒng)聯(lián)調(diào)與優(yōu)化：參與整機(jī)調(diào)試，解決多通道通信中的串?dāng)_、丟包及實(shí)時(shí)性等問題，優(yōu)化FPGA邏輯資源與時(shí)序。
2、硬性技能要求：

熟練掌握Verilog/VHDL：具備3年以上FPGA開發(fā)經(jīng)驗(yàn)，有實(shí)際的復(fù)雜邏輯項(xiàng)目落地經(jīng)驗(yàn)。
精通高速接口設(shè)計(jì)：
必須具有多路串口（UART/RS485） 擴(kuò)展經(jīng)驗(yàn)，理解如何利用FPGA并行特性處理多通道數(shù)據(jù)（如狀態(tài)機(jī)設(shè)計(jì)、FIFO緩存管理）。
熟悉以太網(wǎng)協(xié)議，能獨(dú)立完成Tri-mode Ethernet MAC的使用，或基于UDP/IP協(xié)議棧的數(shù)據(jù)封裝與傳輸。
熟悉常用總線與外設(shè)：熟悉SPI、I2C、RAM/DDR等片內(nèi)資源的使用，具備LED顯示屏驅(qū)動經(jīng)驗(yàn)者優(yōu)先。
3、核心能力（加分項(xiàng)）：
同步設(shè)計(jì)能力：理解多路ADC/傳感器同步采集的時(shí)序邏輯，能夠解決48路RS485數(shù)據(jù)嚴(yán)格同步打包的技術(shù)難點(diǎn)（如跨時(shí)鐘域處理、同步觸發(fā)設(shè)計(jì)）。
調(diào)試能力：熟練使用示波器、邏輯分析儀、網(wǎng)絡(luò)抓包工具（Wireshark）進(jìn)行聯(lián)合調(diào)試。
4、綜合素質(zhì)：
通信工程、電子工程、自動化等相關(guān)專業(yè)本科及以上學(xué)歷。
具備良好的文檔編寫習(xí)慣和團(tuán)隊(duì)協(xié)作精神。
有工業(yè)控制、數(shù)據(jù)采集卡（DAQ）或電力系統(tǒng)監(jiān)測設(shè)備開發(fā)經(jīng)驗(yàn)者優(yōu)先。
熟悉ZYNQ或類似FPGA+ARM架構(gòu)，具備SoC軟硬件協(xié)同設(shè)計(jì)能力者優(yōu)先。