核心職責(zé): 1. 全棧FPGA開(kāi)發(fā):獨(dú)立負(fù)責(zé)從需求分析、架構(gòu)設(shè)計(jì)、編碼(Verilog/VHDL)、仿真、綜合、板級(jí)調(diào)試到系統(tǒng)集成的全流程。 2. 復(fù)雜邏輯實(shí)現(xiàn): o 運(yùn)動(dòng)控制核心:實(shí)現(xiàn)傳輸電機(jī)(步進(jìn)/伺服)和振鏡的協(xié)同控制邏輯,包括插補(bǔ)算法、S曲線加減速、位置環(huán)/速度環(huán)。 o 高速數(shù)據(jù)采集:實(shí)現(xiàn)光電倍增管(PMT)模擬信號(hào)經(jīng)ADC后的高速緩存(DDR3/FPGA RAM)、預(yù)處理及向上位機(jī)的穩(wěn)定流傳輸。 o 精密時(shí)序控制:生成激光調(diào)制(PWM/Blank)、振鏡驅(qū)動(dòng)、ADC采樣觸發(fā)之間的納秒級(jí)同步時(shí)序。 3. 硬件深度調(diào)試:使用示波器、邏輯分析儀直接調(diào)試PCB硬件,解決信號(hào)完整性問(wèn)題、時(shí)序違例、干擾問(wèn)題。 4. 團(tuán)隊(duì)協(xié)作:作為技術(shù)核心,與機(jī)電控制、軟件工程師緊密對(duì)接,定義并實(shí)現(xiàn)所有硬件接口協(xié)議。 任職要求(必須滿(mǎn)足): · 經(jīng)驗(yàn):5年以上FPGA開(kāi)發(fā)經(jīng)驗(yàn),有獨(dú)立主導(dǎo)完成至少一個(gè)復(fù)雜運(yùn)動(dòng)控制或高速數(shù)據(jù)采集設(shè)備(如醫(yī)療影像、工業(yè)相機(jī)、高端儀器)的FPGA系統(tǒng)開(kāi)發(fā)并量產(chǎn)的經(jīng)驗(yàn)。 · 技能: o 精通Xilinx Zynq或Intel Cyclone V以上系列芯片,熟練使用Vivado/Quartus及仿真工具。 o 精通高速接口:DDR3/4、千兆以太網(wǎng)(UDP協(xié)議)、PCIe、JESD204B(若涉及高速ADC)。 o 精通運(yùn)動(dòng)控制算法在FPGA的實(shí)現(xiàn),有實(shí)際電機(jī)/振鏡控制項(xiàng)目經(jīng)驗(yàn)。 o 具備扎實(shí)的模擬/數(shù)字電路知識(shí),能看懂原理圖,有較強(qiáng)的硬件調(diào)試能力。 · 軟素質(zhì):極強(qiáng)的抗壓能力、問(wèn)題解決驅(qū)動(dòng)、能帶領(lǐng)小團(tuán)隊(duì)攻堅(jiān)。